7. 접합형 전계효과 트랜지스터 ( JFET )의 차단 전압과 핀치오프 전압

출력특성 그래프를 마무리하고, 핀치오프에 대한 성격을 좀 더 규명하여 아리까리 했던 문제를 해결해 보기로 한다. 대부분의 경우에 드레인 전류가 흐르지 않는 게이트-소스 간 전압을 핀치오프 전압이라고 배웠기 때문에, 드레인 전류가 일정 하게 유지 되는 전압으로서의 핀치오프 전압은 낯설 수 있다. 서로 다른 경우 같은데 왜 같은 용어를 똑 같이 사용 했는지 그 이유를 알아 보는 것이 목표가 되겠다.

먼저

드레인-소스 간 전압( VDS )을 더욱 올려 주면 어떤 현상이 일어 날까? 대충 짐작해 보면 역방향 바이어스가 더욱 커질 때 다이오드가 제정신 잃고 전류를 급격히 흘려 보내는 항복이 일어 나듯이 직감상 항복현상( breakdown 降伏現象 )이 일어 날 것 같은 확실한 예감이 든다. 아래 특성 그래프를 보자.

 

 

JFET에서는 항복이 일어나는 영역을 쓸모 없는 구간으로 취급한다. FET소자에 항복현상이 일어나면 그 소자는 이미 파괴되어 사용할 수도 없다. 항복현상이 일어나기 전까지의 그래프를 보면 특성상 크게 두 부분으로 나눌 수 있는데, 이 두 부분은 유용하게 써 먹을 수 있는 구간이 된다. 그리고 구간의 이름을 정해 놓았는데 이도 익혀 두어야 한다.

 

 

함수로 따지면 직선에 해당 하는 1차 식이므로 선형영역( 線型領域 )이라고 하고, 드레인-소스 간 전압( VDS ) 과 드레인과 소스간의 전류 ( ID )을 비례식으로 설정하면 아래식으로 표현 할 수 있으므로,

 

 

저항으로 간주 할 수 있게 된다.

나중에 자세하게 보게 되겠지만, 게이트-소스간 전압( VGS )에 따라 기울기가 달라 지기 때문에, 이를 바탕으로 JFET를 가변저항으로 사용할 수 있게 된다. 이런 증상을 이용해 JFET는 정밀한 회로에 스위치로서 사용하는 것을 나중에 보게 될 것이다. 정밀을 요하는 회로를 설계하는 사람들은 도움이 될 것 같다.

포화영역( 飽和領域 )은 독립변수인 드레인-소스간 전압( VDS )을 증가시켜도 드레인 전류가 더이상 올라가지 못하는, 양이 꽉차 있는 상태이기 때문에 포화( saturation )되었다고 말하는 것은 이미 말한 바 있다.

이제까지 JFET의 특성을 뽑아내기 위해 먼저 게이트-소스간 전압( VGS )을 0V로 고정시키고, 드레인-소스 간 전압( VDS )을 변화시켜 보고 어떤 현상이 일어 나는지 살펴 보았다. 그러면 게이트-소스간 전압( VGS )을 0V가 아니라 각각 다른 전압을 일정하게 인가하면서, 드레인-소스 간 전압( VDS )을 변화시키면 어떤 특성그래프를 얻는지 확인해 보자.

 

 

게이트-소스간 전압( VGS )을 각각 0V, -2V, -4V로 고정하고, 드레인-소스 간 전압( VDS )을 변화시키면 드레인 전류가 포화되는 값이 점점 낮아 지게 된다는 사실을 알아 냈다. 보통 이런 특성 그래프는 각각 하나 하나 따로 그려서 보여 주는 것이 아니라 한 눈에 파악할 수 있도록 동시에 그려 준다. 특성 그래프의 이런 면이 좀 혼란스러움을 주는 것이 사실이다. 원래는 따로 국밥이라는 것. 그런데 보기 간편하게 종이도 아낄겸 섞어 찌개를 만들었다는 것. 특성 그래프를 볼 때 이 정도는 눈치 채 주자.

아래는 Vishay 社의 2N4391의 출력특성 ( VDS-ID ) 그래프 이다. 노파심에서 재론 하지만, 원래의 그래프는 따로따로 인데 합쳐서 그린 것이다.

 

 

게이트-소스간 전압( VG )이 -4V 일 때는 OFF 된다는 주석을 위 그림의 왼쪽 위에 표시해 두었다. 게이트-소스간 전압( VGS )이 -4V가 인가 되면, 드레인과 소스간의 전류 ( ID ) = 0㎃ 가 되어 채널이 사라져 버리는 상태가 된다. 이때의 전압을  차단 전압( cut off voltage ) 또는 핀치오프 전압 ( pinch-off voltage ) 이라고 지칭한다.

 

여기까지 읽어 오면서 생각하는 갈대인 이성적 인간은 머리를 갸우뚱하게 된다. 뭔가 설명에서 앞뒤가 맞지 않은 것 같아 보이는 모순( 矛盾 )을 어렴풋이 느낀다.

분명히 드레인 전류가 평탄해 지기 시작하는 점, 즉 게이트-소스간 전압 ( VGS )을 한 전압으로 고정시키고 드레인-소스 간( VDS ) 전압을 점차로 증가시키다가 게이트-드레인 사이에 역방향 바이어스로 인해 공핍층이 한 점에서 만나 채널이 없어지는 지점의 전압을 핀치오프 전압이라고 했었다. 이때는 드레인 전압이 이상적으로는 평탄하고 일정하게 흐르는 구간으로 접어드는 전압이 된다. 그런데 이제는 말을 바꾸어 드레인 전류가 흐르지 않는 차단영역이 되어 버리는 게이트-소스간 전압 ( VGS )을 핀치오프 전압이라고 불러 준다라?

문제적 의식이 갖는 곤혹스런 점을 정리하면 아래와 같이 요약된다.

-  드레인 전류가 포화되어 흐르기 시작할 때의 드레인-소스 간( VDS )의 전압 : 핀치오프 전압

-  드레인 전류가 차단되어 전혀 흐르지 않게 될 때의 게이트-소스간 전압 ( VGS ) 의 전압 : 핀치오프 전압 또는 차단전압

​

전압이 걸리는 영역도 다르고, 전류의 흐름이 존재하고 존재하지 않는 천지 차이 임에도 같은 명칭을 써 줬다는데 이해의 걸림돌은 작동한다. 어쩌자고 언어를 뒤죽박죽 사용 했느냐 손가락질 하고 싶은 심정이 된다.

그나마 혼돈의 빠진 생각하는 갈대는 여기저기 이해를 위해 기웃거리지만 속 시원하게 설명해 주는 곳은 없다. 거의 99%  드레인 전류가 포화되어 흐르기 시작할 때의 드레인-소스 간( VDS ) 전압을 핀치오프 전압이라고 소개하고, 물성적으로 드레인 쪽으로 공핍층이 붙어 버린 그림을 보여주면서, 이곳을 집중적으로 설명하고 넘어가게 마련이다. 그 다음에는 간단하게 처리하는 차단영역! 사실 심각한? 혼선이 존재 함에도 이걸 설명하는 자료는 드물다.

​어떻게 해소하고 이해해야 하나?

​과감하게 근거 있는 추론을 시도해 봐야 한다. 이유 없이 같은 용어를 선택할 리는 만무 할 것이라는 가정을 한다. 연구자들은 똑똑하기 때문에 전혀 다른 상황에 같은 용어를 바보 같이 적용할리가 없지 않겠는가! ( 편견이 아니다. 전문가는 인정해 줘야 한다. ) 그렇다면 이유가 분명히 존재할 것이다. 하여 이유를 찾아 내면 이해의 지평이 열리지 않겠는가!

​1. 언듯 보기에는 핀치오프 전압을 지칭하는 두 상황이 모순되어 보이지만, 공통점이 있는게 분명하다. 공통점이란 무엇인가 찾아 주어야 한다. 이 때 공통적이지 않은 것은 가지치기 해 줘야 한다.

2. '드레인 전류가 포화되어 흐르기 시작할 때의 드레인-소스 간( VDS )의 전압 : 핀치오프 전압' '  드레인 전류가 차단되어 전혀 흐르지 않게 될 때의 게이트-소스간 전압 ( VGS ) 의 전압 : 핀치오프 전압 또는 차단전압'  이 두 가지 설명에서 공통적인 것은 전압이라는 것 하나 밖에 없다. 여기에 촛점을 맞추면 얻어 낼 것이 없어 보인다.

핀치오프라는 현상을 되새김해 본다.

​공핍층이 한 점에서 만나 채널이 없어지는 것이 핀치오프의 물리적 구조였으므로, 한 가지 공통점을 찾을 수 있는 여지가 생긴다. 게이트-소스간 전압 ( VGS )이 드레인-소스 간 전압( VDS )으로 핀치오프 될 때의 전압을 상정하고 물성적인 구조를 확인해 보는 길이다. 뭔가 똑 같은 현상이 발생 할 것 같은 예감이 스멀스멀 기분 좋게 찾아 온다.

드레인-소스 간 전압( VDS ) = 핀치오프 전압 ( VP )-----예를들어 4V 라고 가정한다. 이때, 물리적 구조는 이미 보았기 때문에 한 번 상기 해 보고, 드레인-소스 간 전압( VDS ) = 0V 로 다시 되돌리고,

게이트-소스간 전압 ( VGS ) = 핀치오프 전압 ( VP )-----예를들어 4V 라고 가정 했기 때문에 전위차는 같게 사고 해준다. -4V로

 

​

​역시 예상한대로 게이트-소스간 전압 ( VGS )이 핀치오프 전압이 되면 드레인과 소스에 공핍층이 맞닿게 되는 핀치오프 현상이 동시에 발생이 된다. 같은 전위차가 생기고 드레인과 소스가 동시에 핀치오프 현상이 발생하는 이유는 JFET에서 드레인과 소스의 물리적 구조 자체가 똑같기 때문에 일어나는 현상이다.

​그렇다면 핀치오프현상은 꼭 드레인에서만 일어나는 일이라고 판단했던 선입관은 폐기해야 한다. 게이트-소스간 전압 ( VGS ) 에 따라 드레인과 소스에 동시에 핀치오프 현상이 발생 될 수 있다는 것을 인식해 줘야 한다.

​사정이 이러하다면, 드레인과 소스에 동시 다발로 핀치오프 현상이 일어나는 것과 드레인 전류가 흐르지 않는것은 어떤 인과관계가 있는가?

​3. 공핍층은 전계가 형성 되면 얼마든지 전하 운반자인 전자를 끌어 올 수 있다는 것은 알았다. 그러나 전계가 충분히 미치지 못하는 거리차가 있다면 전자의 이동이 불가능하다는 것을 유추 해야 한다. 공핍층은 언제나 길이 뚫려 있는 도체가 아닌 것이다.

​따라서 핀치오프 전압이란 사전에서 정의 된 것 처럼 오직 ' 채널을 공핍화 하는데 필요한 전압' 일 뿐이다. 여기에 사족을 달아 드레인 이나 소스에서만 발생 한다고 토를 달면 사전적 정의는 틀리게 된다. 이런 사정 하에서 차단영역을 핀치오프 영역이라고도 하는 것이다. 채널을 공핍화 하는 조건은 꼭 드레인에만 있는 것은 아닌 것을 다시 한번 강조한다.

정리하면,

드레인-소스 간 전압( VDS )에 따라 드레인에서만 핀치오프 현상은 얼마든지 발생할 수 있다. 그러나 게이트-소스간 전압 ( VGS )에 따라 소스측에서 핀치오프 현상이 발생 되면 언제나 드레인에서도 핀치오프 현상이 꼭, 반드시 일어 난다는 것을 알 수 있다. 이 때는 드레인 전류가 전혀 흐르지 않는다.